[세종=뉴스핌] 정성훈 경제부장 = 반도체 설계자는 화면 위에 수천 개의 블록을 옮기며 전력과 속도, 면적과 배선 길이를 동시에 맞춘다. 한 조건을 개선하면 다른 조건이 나빠진다. 배선을 짧게 만들면 열이 몰리고, 성능을 높이면 전력소모가 커지며, 작은 오류 하나가 수백억원대 시제품을 무용지물로 만들 수 있다.

인공지능(AI)은 이 복잡한 설계공간에 들어왔다. 사람처럼 하나의 답을 고집하는 대신 수많은 배치와 설정을 동시에 시험하고, 결과를 평가해 다음 설계안을 만든다. 이제 AI는 설계자를 보조하는 추천도구를 넘어 설계·검증 작업의 순서를 정하고 일부 작업을 직접 수행하는 에이전트로 진화하고 있다.

하지만 'AI가 반도체를 설계한다'는 표현에는 주의가 필요하다. AI가 칩의 목적과 제품전략, 안전기준을 스스로 정하는 것은 아니다. 사람이 설계 목표와 제약조건을 정하고, AI가 가능한 조합을 탐색하며, 최종 설계는 기존 전자설계자동화(EDA) 도구와 파운드리의 검증을 통과해야 한다. 핵심은 설계자의 소멸이 아니라 설계 병목의 이동이다.

구글 딥마인드의 알파칩은 반도체 설계의 초기 물리 단계인 플로어플래닝에 강화학습을 적용했다. 칩 안의 큰 기능 블록을 어디에 놓을지 결정하는 작업이다. 블록의 위치는 배선 길이와 지연시간, 전력소모, 면적, 이후 배치·배선 난이도에 연쇄적으로 영향을 준다.

2021년 네이처 논문은 알파칩이 6시간 이내에 전력·성능·면적 등 핵심 지표에서 전문가와 비슷하거나 더 나은 배치를 만들었다고 보고했다. 구글은 2024년 추가 자료에서 이 기술이 TPU v5e·v5p·트릴리엄 등 최근 3세대 AI 가속기와 액시온(Axion) 데이터센터 중앙처리장치(CPU)의 일부 블록 배치에 실제 활용됐다고 밝혔다. 미디어텍도 자사 첨단 칩 설계에 해당 방법을 확장 적용했다고 설명했다.

여기서 중요한 것은 적용 범위다. 알파칩이 사양 작성부터 회로검증, 제조까지 칩 전체를 자동 설계한 것은 아니다. 사람이 만든 회로와 제약조건을 바탕으로 거대한 조합 문제를 빠르게 푼 것이다. 성공의 본질은 설계자를 없앤 데 있지 않고 사람이 몇 주 동안 반복하던 탐색을 수시간의 계산으로 바꾼 데 있다.

알파칩 성능을 둘러싼 재현성 논쟁도 있었다. 구글은 2024년 모델 가중치와 추가 설명을 공개하고 실제 제품 적용을 근거로 반박했다. 다만 최첨단 칩 데이터는 영업비밀이어서 외부 연구자가 동일한 조건에서 성능을 완전히 검증하기 어렵다. 산업 AI의 성과는 논문 벤치마크와 실제 테이프아웃 결과를 함께 봐야 한다.

반도체 설계는 아키텍처 탐색, RTL(저항 트랜지스터 논리 회로) 작성, 기능검증, 논리합성, 플로어플래닝, 배치·배선, 전력·타이밍 분석, 사인오프로 이어진다. 초기 AI는 특정 단계의 설정값을 최적화했지만 최근 도구는 단계 사이의 결과를 읽고 다음 작업을 선택하는 방식으로 확장되고 있다.

시놉시스의 DSO.ai와 케이던스의 Cerebrus는 전력·성능·면적 목표를 만족하기 위해 설계도구의 수많은 설정 조합을 탐색한다. 케이던스는 2025년 Cerebrus AI Studio가 시스템온칩 설계시간을 5~10배 단축하고 전력·성능·면적을 최대 20% 개선할 수 있다고 발표했다. 이는 회사가 제시한 제품 성능으로, 칩 종류와 공정·팀 역량에 따라 결과가 달라질 수 있다.

2026년 변화는 '에이전트'다. 케이던스는 6월 사양 이해, RTL 생성, 검증계획, 시뮬레이션, 디버깅, 설계수렴을 스스로 반복하는 자율형 가상 설계 엔지니어를 발표했다. 회사는 엔비디아 적용 환경에서 RTL 검증 주기가 40배 이상 빨라지고 통상 5주 걸리는 검증 반복이 하루 이내로 줄 수 있다고 설명했다. 해당 기능은 2026년 하반기 조기 고객 제공 예정이어서 광범위한 상용성과 비용효과는 앞으로 검증해야 한다.

일본 라피더스도 7월 에이전틱 AI 설계환경을 도입해 첨단 시스템온칩 설계 턴어라운드 시간을 최대 2배 개선한다는 목표를 제시했다. AI 설계 경쟁이 개별 알고리즘에서 파운드리·EDA·설계기업이 연결된 생태계 경쟁으로 바뀌고 있다는 의미다.

AI 설계도구는 사용한 만큼 설계 이력을 축적한다. 어떤 설정이 타이밍을 개선했는지, 어떤 배치가 전력 문제를 만들었는지, 검증에서 어떤 오류가 반복됐는지를 학습하면 다음 프로젝트의 탐색범위가 줄어든다. 같은 도구를 써도 과거 설계와 실패데이터가 많은 기업이 더 빠른 답을 얻는다.

반도체 설계데이터는 일반 문서보다 폐쇄적이다. 회로 구조와 공정설계키트, 지식재산권(IP), 고객 사양, 검증결과는 기업의 핵심 영업비밀이다. 클라우드나 외부 AI 모델에 데이터를 넣는 순간 유출과 재학습, 접근권한 문제가 생긴다. 자율형 설계 에이전트가 작업을 많이 수행할수록 누가 어떤 파일을 열고 어떤 결정을 내렸는지 기록하는 거버넌스가 중요해진다.

이 때문에 대형 반도체기업과 팹리스의 격차가 커질 수 있다. 대기업은 여러 세대의 설계·양산 데이터를 보유하고 전용 컴퓨팅 자원을 투입할 수 있다. 반면 스타트업은 첫 칩을 만들기 전에는 학습할 내부 데이터가 부족하고, 고가 EDA(이벤트 기반 아키텍처) 라이선스와 IP, 클라우드 계산비를 동시에 부담해야 한다. AI가 설계 진입장벽을 낮추는 동시에 데이터가 없는 기업에는 새로운 장벽이 되는 구조다.

첨단 공정으로 갈수록 반도체 설계비는 급격히 커진다. 회로가 복잡해지고 검증해야 할 상태가 늘어나며, 마스크와 시제품 제작비도 상승한다. 설계단계에서 놓친 오류가 제조 뒤 발견되면 회로를 수정해 다시 테이프아웃해야 한다. 일정이 수개월 늦어지고 시장 출시시점을 놓칠 수 있다.

AI의 가장 현실적인 경제효과는 엔지니어 수를 줄이는 데 있지 않다. 더 많은 설계안을 미리 비교하고 검증범위를 넓혀 첫 실리콘이 목표대로 작동할 확률을 높이는 데 있다. 설계기간이 20% 줄어도 재설계가 발생하면 전체 비용은 커질 수 있다. 반대로 설계시간이 비슷하더라도 재테이프아웃을 피하면 효과는 훨씬 크다.

따라서 성과지표는 AI가 만든 설계안 수나 실행한 시뮬레이션 수가 아니다. 사양에서 테이프아웃까지 걸린 기간, 타이밍·전력 목표 달성률, 검증 커버리지, 오류 발견 시점, 첫 실리콘 성공률, 양산수율과 시장 출시기간을 봐야 한다. 도구업체가 제시하는 속도배수는 이 최종 지표와 연결될 때 경제적 의미를 가진다.

반도체는 소프트웨어처럼 오류가 발견됐다고 즉시 업데이트할 수 없다. 자동차·의료·방산용 칩은 오작동이 안전사고로 이어질 수 있다. AI가 생성한 RTL과 배치를 기존 검증엔진이 다시 확인하고, 설계자가 목표와 예외조건을 검토해야 하는 이유다.

자율 에이전트가 만든 설계에서 오류가 발생하면 책임도 복잡해진다. 사양을 정한 팹리스, AI 에이전트를 제공한 EDA 기업, 공정규칙을 제공한 파운드리, 사용한 IP 공급사, 최종 사인오프를 승인한 엔지니어의 역할이 연결된다. 'AI가 추천했다'는 이유로 제품 책임을 넘길 수 없다.

모델이 업데이트되면 같은 설계에서도 다른 결과가 나올 수 있다. 기업은 모델 버전, 입력 데이터, 실행한 도구, 사람이 수정한 내용과 승인 시점을 기록해야 한다. AI 설계의 핵심 인프라는 모델 자체보다 결과를 재현하고 책임을 추적하는 설계 데이터 계보다.

한국은 메모리와 첨단 파운드리 공정에서 강점을 갖고 있지만 시스템반도체 설계 생태계는 상대적으로 작다. 국내 팹리스는 EDA 소프트웨어, 검증장비, 설계 IP와 시제품 제작비를 동시에 부담한다. 정부가 2026년 AI반도체 사업화 적시지원에 300억원을 배정하고 고비용 설계 소프트웨어(SW) 바우처와 전문 엔지니어 지원을 제공하는 이유다.

산업통상부도 2026년 시스템반도체 기업의 사무공간·EDA·검증장비·시제품 제작을 연계하는 성장 인프라에 87억5800만원을 지원할 계획이다. 과학기술정보통신부와 정보통신산업진흥원은 2025년 AI반도체 최적화 설계와 설계 IP 활용에 최대 267억3000만원을 지원했다. 정책은 이미 설계비 부담을 산업 병목으로 인식하고 있다.

그러나 라이선스 비용을 대신 내주는 방식만으로 AI 설계 경쟁력을 만들기는 어렵다. AI는 프로젝트마다 발생한 설계·검증 결과를 학습해 좋아진다. 지원기간이 끝나거나 기업이 도구를 바꾸면 데이터와 설정값이 흩어지고, 다음 기업은 같은 시행착오를 반복한다.

삼성 파운드리는 2026년 케이던스·시놉시스와 2나노·3차원 집적회로 설계 흐름을 확대했다. 이는 국내 파운드리가 첨단 AI 설계도구와 긴밀히 연결되고 있다는 의미다. 다음 과제는 이 생태계가 글로벌 대형 고객뿐 아니라 국내 중소 팹리스의 설계기간과 첫 실리콘 성공률을 실제로 개선하도록 연결하는 것이다.

라피더스는 AI 설계를 단순 소프트웨어 도입이 아니라 첨단 파운드리의 납기 단축전략으로 제시하고 있다. 설계 초기부터 제조와 패키징까지 데이터를 연결해 고객의 설계 턴어라운드를 줄이겠다는 구상이다. 파운드리가 웨이퍼 생산만 하는 것이 아니라 설계문제를 함께 해결하는 서비스기업으로 이동하는 모습이다.

한국도 파운드리의 공정 피드백과 팹리스의 설계 이력을 연결해야 한다. 다만 기업 영업비밀을 중앙에 모으는 방식은 현실적이지 않다. 데이터는 기업 안에 두고 모델이나 학습결과만 공유하는 연합학습, 익명화된 설계 실패 패턴, 공정별 공통 벤치마크가 대안이 될 수 있다.

단기적으로 정부는 AI 설계 지원과제의 성과지표를 도구 설치와 라이선스 사용기업 수에서 설계 턴어라운드, 오류 조기발견, 첫 실리콘 성공률로 바꿔야 한다. 도구업체의 자체 성과와 독립기관이 동일 조건에서 측정한 성과를 분리해 공개할 필요가 있다.

중기적으로는 시스템반도체 설계지원센터와 개발지원센터를 AI 설계 공동학습 거점으로 확장해야 한다. 고가 EDA와 검증장비 제공을 넘어 익명화된 실패사례, 공정별 벤치마크, 설계데이터 관리도구, 보안형 클라우드와 전문 엔지니어를 함께 제공해야 한다.

파운드리·팹리스·EDA·대학이 공동으로 사용할 한국형 설계 벤치마크도 필요하다. 단순 회로 예제가 아니라 전력·열·타이밍·배치 제약을 포함한 산업형 문제를 만들고, AI와 기존 알고리즘, 인간 전문가의 결과를 동일한 기준으로 비교해야 한다. 그래야 속도뿐 아니라 품질과 재현성을 평가할 수 있다.

장기적으로는 설계데이터의 권리와 이익배분 기준을 마련해야 한다. 여러 세대에 걸쳐 엔지니어가 쌓은 설계 노하우가 AI 모델의 성능으로 전환될 때 그 가치는 기업에만 귀속되는지, 엔지니어의 기여를 어떻게 평가할지도 과제가 된다. 중소 팹리스가 공동 인프라에 데이터를 기여했을 때 더 낮은 사용료나 개선된 모델을 돌려받는 구조도 검토할 수 있다.

AI가 바꾸는 것은 반도체 설계자의 존재가 아니라 시간의 쓰임이다. 반복 설정과 수천 번의 검증 실행은 AI가 맡고, 사람은 제품 목적과 아키텍처, 예외조건, 안전과 시장성을 판단한다. 설계 경쟁력의 기준도 엔지니어 수에서 데이터와 도구, 파운드리 피드백을 얼마나 빠르게 학습하는가로 이동하고 있다.

jsh@newspim.com

■ 한 줄 요약
AI 반도체 설계의 본질은 인간 설계자를 없애는 것이 아니라 방대한 설계공간의 탐색과 검증을 자동화해 첫 실리콘 실패비용을 줄이는 데 있으며, 한국의 해법은 고가 EDA 지원을 넘어 팹리스·파운드리·검증기관의 설계데이터를 안전하게 연결하는 공동 학습체계에 있다.

* [AI로 읽는 경제]는 AI 어시스턴트가 분석한 내용을 바탕으로 기자가 정리한 내용입니다. ChatGPT, Google Gemini, Perplexity, Claude AI 모델이 적용됐습니다. 상단의 'AI MY 뉴스' 로그인을 통해 뉴스핌의 차세대 AI 콘텐츠 서비스를 활용해 보기 바랍니다.

jsh@newspim.com